智慧信号显示器

module ROM_Addr_Add(
    input           Clk_I,       // 180MHz DDS 时钟
    input           Rst_N_I,
    input  [63:0]   Fre_W_I,     // 频率控制字
    output [11:0]   Addr_O       // 查表地址（取高12位）
);

reg [63:0] Add;

always @(posedge Clk_I) begin
    if (!Rst_N_I)
        Add <= 64'd0;
    else
        Add <= Add + Fre_W_I;    // 每个时钟周期累加一次
end

// 取高 12 位作为 ROM 地址，对应 4096 个采样点
assign Addr_O = Add[63:52];

endmodule

EG_LOGIC_BRAM #(
    .DATA_WIDTH_A(14),
    .ADDR_WIDTH_A(12),
    .DATA_DEPTH_A(4096),
    .MODE("SP"),
    .IMPLEMENT("9K"),
    .INIT_FILE("../mif/SineWaveData.mif")   // MATLAB 生成的正弦数据
) inst (
    .addra(addra),
    .doa(doa),
    .clka(clka),
    .wea(1'b0),     // 只读
    // ...
);

// Rom_Addr[11] = 0：上升沿（0→满幅）
// Rom_Addr[11] = 1：下降沿（满幅→0）
assign wave_Triangular = Rom_Addr[11]
    ? {11'd2047 - Rom_Addr[10:0], 3'b000}   // 下降
    : {Rom_Addr[10:0], 3'b000};              // 上升

assign wave_Square = Rom_Addr[11]
    ? 14'b11_1111_1111_1111   // 满幅
    : 14'b00_0000_0000_0000;  // 零

module Fre_ControlWord (
    input           Clk_I,
    input           Rst_N_I,
    input           Key_Fre_I,
    input  [3:0]    voice_i,
    output [63:0]   Fre_W_O
);

reg [63:0] Fre;

// 按键消抖
Key_Delay u_Key_Delay(.Clk_I(Clk_I), .Key_I(Key_Fre_I), .Key_O(Key_Out));

// 语音控制与按键控制取或
assign Sum_Ctrl = ~(Voice_Switch ^ Key_Out);

always @(posedge Sum_Ctrl or negedge Rst_N_I) begin
    if (!Rst_N_I)
        Fre <= 64'd102481911520608;             // 默认 1KHz
    else begin
        if      (Fre < 64'd1024819115206080)     // < 10KHz
            Fre <= Fre + 64'd102481911520608;    // 步进 1KHz
        else if (Fre < 64'd10248191152060800)    // < 100KHz
            Fre <= Fre + 64'd1024819115206080;   // 步进 10KHz
        else if (Fre < 64'd102481911520608000)   // < 1MHz
            Fre <= Fre + 64'd10248191152060800;  // 步进 100KHz
        else if (Fre < 64'd6148914691236517205)  // < 60MHz
            Fre <= Fre + 64'd102481911520608000; // 步进 1MHz
        else
            Fre <= 64'd102481911520608;          // 溢出回绕
    end
end

assign Fre_W_O = Fre;
endmodule

// 幅度缩放：以 8192 (14位中值) 为零点，正负半周分别缩放
always @(posedge Clk_I or negedge Rst_N_I) begin
    case (Sel)
        2'd1: Dac_Data_Reg_i <= Wave_Sine_I;
        2'd2: Dac_Data_Reg_i <= wave_Triangular_I;
        2'd3: Dac_Data_Reg_i <= wave_Square_I;
    endcase

    if (Dac_Data_Reg_i > AMP_ZERO)
        Dac_Data_Reg <= (Dac_Data_Reg_i - AMP_ZERO) * Scale / 10 + AMP_ZERO;
    else
        Dac_Data_Reg <= AMP_ZERO - (AMP_ZERO - Dac_Data_Reg_i) * Scale / 10;
end

// 控制码映射
always @(posedge clk or negedge rst_n) begin
    if (state == S_DATA)
        case (rx_data)
            8'd1: ctrl <= 4'd1;   // 增大频率
            8'd2: ctrl <= 4'd2;   // 改变波形
            8'd3: ctrl <= 4'd3;   // 增大振幅
            8'd4: ctrl <= 4'd4;   // 减小振幅
            8'd5: ctrl <= 4'd5;   // 正向相移
            8'd6: ctrl <= 4'd6;   // 负向相移
            8'd7: ctrl <= 4'd7;   // WiFi 重置
            default: ctrl <= 4'd0;
        endcase
    else
        ctrl <= 4'd0;   // 脉冲输出，非锁存
end